# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-296154

(43)Date of publication of application: 29.10.1999

(51)Int.CI.

G09G 5/00

G06F 13/18

(21)Application number: 10-104342

(71)Applicant: HITACHI LTD

(22)Date of filing:

15.04.1998


(72)Inventor: SHIMOMURA TETSUYA

MATSUO SHIGERU KOGA KAZUYOSHI KATSURA AKIHIRO NAKATSUKA YASUHIRO YAMAGISHI KAZUSHIGE

# (54) DEVICE AND METHOD FOR GRAPHIC PROCESSING

## (57)Abstract:

PROBLEM TO BE SOLVED: To conduct an arbitration so that plural circuits, which are required to complete their processes within a normal time, make necessary and sufficient accesses to a memory. SOLUTION: A bus controlling circuit 200 compares the degree of urgency for the access to a memory 700 of each circuit, dynamically determines the priority of an internal bus 110 using internal state signals 311, 321, 331 and 341 outputted from a CPU I/F circuit 310, a plotting circuit 320, a video input circuit 330 and a display circuit 340 and conducts bus arbitration of the bus 110 using the priority. Thus, even though there exist plural circuits, which must complete their processes within a normal time, a necessary and sufficient memory access is conducted to complete the respective processes within the normal time.



## LEGAL STATUS

[Date of request for examination]

29.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]3497988[Date of registration]28.11.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-296154

(43)公開日 平成11年(1999)10月29日

(51) Int.Cl.6		識別記号	FΙ		
G09G 5	5/00	5 5 5	G 0 9 G	5/00	5 5 5 P
G06F 13	3/18	5 1 0	G06F	13/18	510A

## 審査請求 未請求 請求項の数23 OL (全 22 頁)


(21)出願番号	特願平10-104342	(71)出願人 000005108
		株式会社日立製作所
(22) 出顧日	平成10年(1998) 4月15日	東京都千代田区神田駿河台四丁目 6 番地
	·	(72)発明者 下村 哲也
		茨城県日立市大みか町七丁目1番1号 杉
		式会社日立製作所日立研究所内
		(72)発明者 松尾 茂
		茨城県日立市大みか町七丁目1番1号 核
		式会社日立製作所日立研究所内
		(72)発明者 古賀 和袋
		茨城県日立市大みか町七丁目1番1号 枚
		式会社日立製作所日立研究所内
		(74)代理人 弁理士 小川 勝男
		最終頁に続く

## (54) 【発明の名称】 図形処理装置及び図形処理方法

### (57) 【要約】

【課題】ある規定時間内に必ず処理を終了する必要のある複数の回路がメモリへのアクセスを必要かつ十分に行うための調停を行うこと。

【解決手段】CPU・I/F回路310,描画回路320, ビデオ入力回路330,表示回路340から出力される内部状態信号311,321,331,341を使って、バス制御回路200で各回路のメモリ700へのアクセスの緊急度を比較しながら内部バス110の優先度を動的に決定し、その優先度を用いて内部バス110のバス調停を行うことによって、規定時間内に必ず処理を終了しなければならない回路が複数ある場合でも、それぞれの規定時間内にそれぞれの処理を終了するのに必要な分だけのメモリアクセスを行えるようにすることができる。



### 【特許請求の範囲】

【請求項1】演算処理を実行するCPUと、

前記CPUの演算結果と表示データとを記憶するメモリ と、

前記メモリにアクセスし、前記メモリに記憶された表示 データの表示を制御する表示制御回路と、

表示データを生成するために前記メモリにアクセスして 規定時間内に処理を行うための処理回路と、

前記表示制御回路及び前記処理回路から前記メモリへの アクセスの調停を行うバス制御回路とを有する図形処理 10 装置であって、

前記表示制御回路、前記処理回路はそれぞれ内部の状態 を内部状態信号として出力する手段を有し、前記バス制 御回路は前記表示制御回路と前記処理回路から出力され る前記内部状態信号に基づいて前記メモリをアクセスす る際の優先度を判定することを特徴とする図形処理装 置。

【請求項2】請求項1の図形処理装置において、

前記CPUは、前記CPUに内蔵または外付けの周辺装 置からの割込要求を前記バス制御回路に出力し、前記バ 20 ス制御回路は前記割込要求を使って前記メモリをアクセ スする際の優先度を判定することを特徴とする図形処理 装置。

【請求項3】請求項1または2の図形処理装置におい

前記CPUは前記割込要求を専用ピンを使って出力する ことを特徴とする図形処理装置。

【請求項4】請求項1又は2の図形処理装置において、 前記CPUは前記割込要求をバスアクセスのプロトコル として出力することを特徴とする図形処理装置。

【請求項5】請求項1,2,3又は4の図形処理装置に おいて、

前記表示データは1画素16ビットで構成された第1の 表示データと、1画素8ビットで構成された第2の表示 データであって、前記表示制御回路は前記第1の表示デ ータの上に前記第2の表示データを任意の形状で重ね合 わせて表示することを特徴とする図形処理装置。

【請求項6】請求項1,2,3,4又は5の図形処理装 置において、

前記表示制御回路は前記表示データの一部をリニアアド 40 レスで管理することを特徴とする図形処理装置。

【請求項7】請求項1、2、3、4、5又は6の図形処 理装置において、

前記表示制御回路は、前記表示データの一部を輝度信号 及び色差信号によるデータフォーマットで管理すること を特徴とする図形処理装置。

【請求項8】請求項1,2,3,4,5,6又は7の図 形処理装置において、

前記処理回路は外部からビデオデータを入力し、 入力し た前記ビデオデータを輝度信号及び色差信号によるデー 50 わせて表示することを特徴とする図形処理装置。

タフォーマットまたはRGB形式のデータフォーマット の形式に変換して前記メモリに書き込むビデオ入力回路 であることを特徴とする図形処理装置。

【請求項9】請求項8の図形処理装置において、

前記ビデオ入力回路は、前記ビデオデータを前記メモリ に書き込む際に前記ビデオデータの間引き処理及び補完 処理を行うことを特徴とする図形処理装置。

【請求項10】請求項1,2,3,4,5,6,7,8 又は9の図形処理装置において、

前記CPU, 前記メモリ, 前記表示制御回路, 前記処理 回路は同一の半導体基板上に形成されていることを特徴 とする図形処理装置。

【請求項11】演算処理を実行するCPUと、

前記CPUの演算結果を記憶する第1のメモリと、

前記CPUの演算結果及び表示データとを記憶する第2 のメモリと、

前記第2のメモリにアクセスし、前記第2のメモリに記 憶された表示データの表示を制御する表示制御回路と、 表示データを生成するために前記第2のメモリにアクセ スして規定時間内に処理を行うための処理回路と、

前記表示制御回路及び前記処理回路から前記第2のメモ リへのアクセスの調停を行うバス制御回路とを有する図 形処理装置であって、

前記表示制御回路、前記処理回路はそれぞれ内部の状態 を内部状態信号として出力する手段を有し、前記バス制 御回路は前記表示制御回路と前記処理回路から出力され る前記内部状態信号に基づいて前記第2のメモリをアク セスする際の優先度を判定することを特徴とする図形処 理装置。

【請求項12】請求項11の図形処理装置において、 前記CPUは、前記CPUに内蔵または外付けの周辺装 置からの割込要求を前記バス制御回路に出力し、前記バ ス制御回路は前記割込要求を使って前記第2のメモリを アクセスする際の優先度を判定することを特徴とする図 形如理装置。

【請求項13】請求項11または12の図形処理装置に おいて、

前記CPUは前記割込要求を専用ピンを使って出力する ことを特徴とする図形処理装置。

【請求項14】請求項11又は12の図形処理装置にお いて、

前記CPUは前記割込要求をバスアクセスのプロトコル として出力することを特徴とする図形処理装置。

【請求項15】請求項11, 12, 13又は14の図形 処理装置において、

前記表示データは1画素16ビットで構成された第1の 表示データと、1画素8ビットで構成された第2の表示 データであって、前記表示制御回路は前記第1の表示デ ータの上に前記第2の表示データを任意の形状で重ね合

3

【請求項16】請求項11, 12, 13, 14又は15 の図形処理装置において、

前記表示制御回路は前記表示データの一部をリニアアドレスで管理することを特徴とする図形処理装置。

【請求項17】請求項11, 12, 13, 14, 15又は16の図形処理装置において、

前記表示制御回路は、前記表示データの一部を輝度信号 及び色差信号によるデータフォーマットで管理すること を特徴とする図形処理装置。

【請求項18】請求項11, 12, 13, 14, 15, 16又は7の図形処理装置において、

前記処理回路は外部からビデオデータを入力し、入力した前記ビデオデータを輝度信号及び色差信号によるデータフォーマットまたはRGB形式のデータフォーマットの形式に変換して前記メモリに書き込むビデオ入力回路であることを特徴とする図形処理装置。

【請求項19】請求項18の図形処理装置において、 前記ビデオ入力回路は、前記ビデオデータを前記メモリ に書き込む際に前記ビデオデータの間引き処理及び補完 処理を行うことを特徴とする図形処理装置。

【請求項20】請求項11,12,13,14,15, 16,17,18又は19の図形処理装置において、 前記CPU,前記第2のメモリ,前記表示制御回路,前 記処理回路は同一の半導体基板上に形成されていること を特徴とする図形処理装置。

【請求項21】演算処理を実行するCPUと、 前記CPUの演算結果と表示データとを記憶するメモリ と、

前記CPUと接続された第1の信号線,前記メモリと接続された第2の信号線,外部からの信号を取り込むため 30 の第3の信号線及び少なくとも前記CPUを動作させるためのバッテリと接続された第4の信号線と接続され、前記表示データを生成する描画部を有し、前記バッテリの残量に応じて前記CPUの演算結果、前記表示データ,前記外部信号の前記メモリへの書き込み又は読み出しの優先度を決定し、この優先度に基づいて前記メモリへのアクセスを行うグラフィックプロセッサとを有することを特徴とする図形処理装置。

【請求項22】演算処理を実行するCPU, 前記CPUの演算結果と表示データとを記憶するメモリと接続され 40 たグラフィックプロセッサが前記CPUの演算結果又は生成した表示データの前記メモリへの書き込み及び読み出しを行う図形処理方法において、

前記グラフィックプロセッサは、内部に蓄えられている 前記メモリへ書き込むべき前記CPUの演算結果及び前 記生成した表示データの量及び前記読み出した表示デー タの量に基づいて前記メモリへのアクセスの優先度を決 定することを特徴とする図形処理方法。

【請求項23】少なくともCPUからの命令によって生成された表示データ、外部から取り込んだビデオ又は音50

声信号をメモリに書き込み、表示するために前記メモリに書き込まれた表示データ又はビデオデータ又は音声信号を前記メモリから読み出す図形処理方法において、CPUを動作させるためのバッテリの残量に基づいて前記生成された表示データ又は外部から取り込んだビデオ信号又は音声信号の前記メモリへの書き込み又は読み出しの優先度を変更することを特徴とする図形処理方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、文字や図形データを発生、表示する図形処理装置に関するもので、特に表示用画素データを記憶するためのフレームバッファを主記憶装置内に一体化する、統合化メモリ方式で構成される図形処理装置及び方法に関するものである。

#### [0002]

【従来の技術】従来の技術による統合化メモリ方式で構成される図形処理装置の一例として、例えば特開平4-1 084192 号公報に記載された技術がある。この方式は、表示回路が他の回路に優先してメモリアクセスを行いたい場合に、そのことをメモリ管理ユニットに通知する優先制御信号を設け、メモリ管理ユニットは優先制御信号が入力されると表示回路のメモリアクセスの優先度を上げる制御を行うことで、メモリ統合化によりメモリアクセスの競合が増えてもCRTなどへの画面表示を途切れさせることなく制御する方式である。

#### [0003]

【発明が解決しようとする課題】上記発明は、ある規定 時間内に必ず処理を終了する必要のある回路が、優先的 にメモリアクセスを行うための手段として優先制御信号 を設けたものである。

【0004】しかしながら上記発明では、ある規定時間 内に必ず処理を終了する必要ある回路が複数存在する構 成については考慮されていない。例えば、ある規定時間 内に必ず処理を終了する必要のある回路として表示回路 とビデオ入力回路を備える構成を考えると、表示回路は CRTへの表示が途切れないようにメモリから表示デー タを読み出す必要があり、一方ビデオ入力回路について も、常に入力され続けるビデオデータを取りこぼさない 用にビデオ入力データをメモリに書き込む必要がある。 すなわち、表示回路は1画面を表示する時間内に1画面 分全ての表示データをメモリから読み出す必要があり、 ビデオ入力回路も同様にビデオ入力データが1画面分入 力される時間内に1画面分全てのビデオ入力データをメ モリに書き込む必要がある。このように表示回路とビデ オ入力回路を備えた図形処理装置において上記発明を適 用した場合、表示回路、ビデオ入力回路の両方に優先制 御信号を設けることになるが、表示回路とビデオ入力回 路が同時に優先制御信号をメモリ管理ユニットに出力す ると、メモリ管理ユニットは結局いずれか一方の優先度 の高い回路にメモリアクセスを行わせることになるの

で、もう一方の回路は優先制御信号を使っても、規定時間内に処理を終了するための十分なメモリアクセスを行えないことになり問題がある。

【0005】本発明の目的は、統合化メモリ方式を採用し、かつある規定時間内に必ず処理を終了する必要のある回路を複数備えた区形処理装置において、これらのある規定時間内に必ず処理を終了する必要のある複数の回路が、それぞれの規定時間内にそれぞれの処理を終了するのに必要な分だけメモリアクセスを行えるようにすることである。

### [0006]

【課題を解決するための手段】上記目的は、演算処理を実行するCPUと、CPUの演算結果と表示データとを記憶するメモリと、メモリにアクセスし、メモリに記憶された表示データの表示を制御する表示制御回路と、表示データを生成するためにメモリにアクセスして規定時間内に処理を行うための処理回路と、表示制御回路及び処理回路からメモリへのアクセスの調停を行うバス制御回路とを有する図形処理装置であって、表示制御回路、処理回路はそれぞれ内部の状態を内部状態信号として出20力する手段を有し、バス制御回路は表示制御回路と処理回路から出力される内部状態信号に基づいてメモリをアクセスする際の優先度を判定することによって達成することができる。

【0007】また上記目的は、演算処理を実行するCPUと、CPUの演算結果を記憶する第1のメモリと、CPUの演算結果及び表示データとを記憶する第2のメモリと、第2のメモリにアクセスし、第2のメモリに記憶された表示データの表示を制御する表示制御回路と、表示データを生成するために第2のメモリにアクセスして30規定時間内に処理を行うための処理回路と、表示制御回路及び処理回路から第2のメモリへのアクセスの調停を行うバス制御回路とを有する図形処理装置であって、表示制御回路、処理回路はそれぞれ内部の状態を内部状態信号として出力する手段を有し、バス制御回路は表示制御回路と処理回路から出力される内部状態信号に基づいて第2のメモリをアクセスする際の優先度を判定することによって達成することができる。

#### [0008]

【発明の実施の形態】次に、本発明について図面を参照 40 して詳細に説明する。

【0009】図1に本発明の第1の実施例の全体構成図を示す。図1において、100はグラフィックスプロセッサ、110は内部バス、200はバス制御回路、310はCPU I/F回路、320は描画回路、330はビデオ入力回路、340は表示回路、311、321、331、341は内部状態信号、312、322、332、342は優先度判定結果、313、323、333、343はリクエスト、314、324、334、344はアクノリッジ、500はCPU、510はI/O 50

コントローラ、520はCDROM、530はキーボー ド、540はマウス、550はCPUバス、600はN TSCデコーダ、610はアンテナ、620はDAC、 630はCRT、700はメモリ、710は主記億、7 20は描画用データ、730はビデオ入力データ、74 0はフレームバッファである。図1において、主記億7 10はCPU500が動作するために必要なプログラム, デー タ、作業領域などを保持する領域であり、描画用データ 720は描画回路320が動作するために必要なコマン ド、データ、作業領域などを保持する領域であり、ビデ オ入力データ730はビデオ入力回路330によって作 成されたビデオ入力データを保持する領域であり、フレ ームバッファ740は表示回路340が読み出してCRT6 30に表示するための表示データを保持する領域である。 グラフィックスプロセッサ100内の各回路について、 以下説明を行う。CPU I/F回路310はCPU500か らメモリ700~のアクセス要求を受けると、バス制御 回路200に内部バス110のバス権を取得するためリ クエスト313を出力する。CPU I/F回路310 はバス制御回路200からアクノリッジ314が出力さ れるのを受けて、内部バス110を通してメモリ700 にアクセスを行い、CPU500からのアクセス内容が読み出 しアクセスであればメモリ700から読み出したデータ をCPUバス550を通してCPU500に転送し、また書き 込みアクセスであれば、メモリ700にそのデータの書 き込みを行う。さらにCPU I/F回路310は、CP U500からメモリ700~のアクセス要求を受けてから現 在までの経過時間を、内部状態信号311としてバス制 御回路200に出力する。またCPU I/F回路31 0は、バス制御回路200から出力される優先度判定結 果312の内容が、CPU I/F回路310の優先度 が一番高いことを示している場合、直ちにリクエスト3 13を出力する。描画回路320は、描画用データ72 0から描画コマンドを読み出してグラフィック描画デー タを作成し、フレームバッファ740に書き込む。メモ リ700にアクセスするために、リクエスト323とア クノリッジ324を使って内部バス110のバス権取得 を行うのは、CPU I/F回路310と同様である。 さらに描画回路320は、内部のバッファが空になって からの経過時間(読み出し用バッファの場合)、または 一杯になってからの経過時間(書き込み用バッファの場 合)を調べ、それらの中の最大値を内部状態信号321 としてバス制御回路200に出力する。また描画回路3 20は、バス制御回路200から出力される優先度判定 結果322の内容が、描画回路320の優先度が一番高 いことを示している場合、直ちにリクエスト323を出 力する。ビデオ入力回路330は、アンテナ610で受 信後NTSCデコーダ600でディジタルデータに変換 されたビデオデータを読み込む。ビデオ入力回路330

は、ビデオデータのフォーマットとして、RGB形式ま

たは、輝度信号+色差信号形式(以下YC形式と呼ぶ) を選択することが可能である。また、入力されたビデオ データを間引いてデータサイズを小さくすることが可能 である。これはピクチャー・イン・ピクチャーを行って ビデオ画面を子画面として元の画面サイズよりも小さい サイズで表示する場合に、ビデオデータの入力時の取り 込み画面サイズを表示サイズに合わせることによってメ モリ700を有効利用するために使用する。ビデオ入力 回路330は、CRT630に表示する際の表示画面上でのビ デオ画面の位置を示すレジスタを参照しながら、入力さ 10 れたビデオデータをメモリ700に書き込む。ビデオ入 力回路330は、入力されたビデオデータをメモリ70 0に書き込むため、リクエスト333とアクノリッジ3 34を使ってメモリ700~のアクセスを行う。さらに ビデオ入力回路330は、内部のバッファがあとどれく らいで入力されるビデオデータで一杯になるかの予測時 間を調べ、内部状態信号331としてバス制御回路20 0に出力する。またビデオ入力回路330は、バス制御 回路200から出力される優先度判定結果332の内容 が、ビデオ入力回路330の優先度が一番高いことを示 20 している場合、直ちにリクエスト333を出力する。表 示回路340は、メモリ700から表示データとビデオ 入力データを読み出し、DAC620を通してCRT630に出力す る。表示回路340は表示データを読み出す際に、CRT6 30での表示画面上でのビデオ画面の位置を示すレジスタ を参照しながら、読み出した表示データまたはビデオ入 カデータをDAC620に出力する。表示回路340は、表示 データとビデオ入力データをメモリ700から読み出す ため、リクエスト343とアクノリッジ344を使って メモリ700へのアクセスを行う。さらに表示回路34 0は、内部の各バッファがあとどれくらいで空になるか の予測時間を調べ、その最小値を内部状態信号341と してバス制御回路200に出力する。また表示回路34 0は、バス制御回路200から出力される優先度判定結 果342の内容が、表示回路340の優先度が一番高い ことを示している場合、直ちにリクエスト343を出力 する。バス制御回路200は内部状態信号311,32 1, 331, 341によって、CPU I/F回路31 0、描画回路320、ビデオ入力回路330、表示回路 340のメモリ700へのアクセスの緊急度を比較し、 最も緊急度の高い回路が最も内部バス110のバス調停 時の優先度が高くなるように優先度を決定し、優先度判 定結果312, 322, 332, 342として出力す る。またバス制御回路200はこの優先度判定結果を使 って、CPU I/F回路310, 描画回路320, ビ デオ入力回路330,表示回路340から出力されるリ クエスト313, 323, 333, 343の中から最も 優先度の高い 回路に対してアクノリッジを出力する。 【0010】上記のように、CPU I/F回路31

0, 描画回路320, ビデオ入力回路330, 表示回路 50

340から出力される内部状態信号311,321,3 31,341を使って、バス制御回路200で各回路の メモリ700へのアクセスの緊急度を比較しながら内部 バス110の優先度を動的に決定し、その優先度を用い て内部バス110のバス調停を行うことによって、規定 時間内に必ず処理を終了しなければならない回路が複数 ある場合でも、それぞれの規定時間内にそれぞれの処理 を終了するのに必要な分だけのメモリアクセスを行える ようにすることができる。

【0011】図2に図1におけるCPU I/F回路3 10の構成例を示す。図2において、2100はバッファ、2200はアクセス制御回路である。

【0012】図2において、CPU500からのアクセス要求 があると、読み出しアクセス要求の場合はアドレスが、 書き込みアクセス要求の場合はアドレスとデータがバッ ファ2100に書き込まれる。またCPU500からのアクセ ス要求はアクセス制御回路2200に入力され、アクセ ス制御回路2200ではアクセス要求が入力されてから の経過時間をカウントし、内部状態信号311として出 力する。さらにアクセス制御回路2200は内部バス1 10を使用するための、リクエスト313の出力も行 い、リクエスト313の出力中にアクノリッジ314が 入力されると開始信号をバッファ2100に出力し、バ ッファ2100に保持されているアドレス(書き込みア クセスの場合にはデータも)を内部バス110に出力さ せる。アクセス制御回路2200はまた、優先度判定結 果312を調べCPU I/F回路310の優先度が一 番高いことが分かると直ちにリクエスト313を出力 し、アクノリッジ314が入力されると開始信号をバッ ファ2100に出力し、バッファ2100に保持されて いるアドレス(書き込みアクセスの場合にはデータも)を 内部バス110に出力させる。

【0013】図3に図1における描画回路320の構成例を示す。図3において、3100は描画コア、3200はコマンドバッファ、3300はテクスチャバッファ、3400はライトバッファ、3500はアクセス制御回路である。

【0014】図3において、描画コア3100はコマンドバッファ3200から描画コマンドを読み出し、その描画コマンドを解析した結果テクスチャデータが必要であればテクスチャバッファ3300からテクスチャデータを読み出してグラフィックスデータを作成し、書き込みアドレスとともにライトバッファ3400に書き込む。コマンドバッファ3200とテクスチャバッファ3300は、保持しているコマンドまたはデータがなくなってからの経過時間を内部状態信号としてアクセス制御回路3500に出力する。ライトバッファ3400は、描画コア3100からグラフィックスデータを書き込まれてからの経過時間を内部状態信号としてアクセス制御回路3500に出力する。アクセス制御回路3500に出力する。アクセス制御回路3500に出力する。アクセス制御回路3500で

は、これら3つのバッファから出力される内部状態信号 から最も大きなものを選択して内部状態信号321とし て出力する。さらにアクセス制御回路3500は内部バ ス110を使用するためのリクエスト323の出力も行 い、リクエスト323の出力中にアクノリッジ324が 出力されると開始信号を描画コア3100に出力する。 アクセス制御回路3500はまた、優先度判定結果32 2を調べ描画回路320の優先度が一番高いことが分か ると直ちにリクエスト323を出力し、アクノリッジ3 24が入力されると開始信号を描画コア3100に出力 10 し、内部バス110~のアクセスを実行させる。描画コ ア3100は、コマンドバッファ3200またはテクス チャバッファ3300のための読み出しアクセスならば アドレスを内部バス110に出力し、内部バス110を 通して読み出したデータをコマンドバッファ320また はテクスチャバッファ3300のいずれかに書き込む。 また描画コア3100は、ライトバッファ3400のた めの書き込みアクセスならば、ライトバッファ3400 に保持してあるアドレスとデータを内部バス110に出 力させる。

【0015】図4に図1におけるビデオ入力回路330の第1の構成例を示す。図4において、4100はフォーマット設定レジスタ、4200はフォーマット変換回路、4300はハードウエアウインドウレジスタ、4400は間引き回路、4500はブロックアドレス生成回路、4600はライトバッファ、4700はアクセス制御回路である。NTSCデコーダ600の出力フォーマットは、RGB形式である場合と、YC形式である場合と両方考えられるが、以下では少ないビット数でより多くの色数を表現できるYC形式で出力されるとして説明30する。

【0016】図4において、フォーマット設定レジスタ 4100は、ビデオ入力データをメモリ700に書き込 む際のデータフォーマットを設定するレジスタである。 フォーマット設定レジスタ4100には、RGB形式ま たはYC形式のいずれかを保持する。フォーマット変換 回路4200は、NTSCデコーダ600から入力され るビデオデータを、16ビットのYC形式から16ビッ トのRGB形式に変換する回路である。NTSCデコー ダ600からビデオデータが入力されると、フォーマッ 40 ト設定レジスタ4100の内容がYC形式であれば、入 力されたビデオデータは16ビットYC形式のまま間引 き回路4400に入力される。フォーマット設定レジス タ4100の内容がRGB形式であれば、入力されたビ デオデータはフォーマット変換回路4200で16ビッ トのRGB形式に変換後、間引き回路4400に入力さ れる。間引き回路4400では、入力されたビデオデー タの横方向のデータの間引き処理と補間処理と、縦方向 のデータの間引き処理と補間処理とを行って、ライトバ ッファ4600にビデオデータを出力する。ハードウイ 50

ンドウレジスタ4300は、CRT630での表示画面上での ビデオ画面の位置を保持するレジスタである。プロック アドレス生成回路4500は、間引き回路4400から 出力されるビデオデータに合わせて、ハードウエアウイ ンドウレジスタ4300の内容を参照しながらメモリ7 00にビデオデータを書き込むためのブロックアドレス を生成し、ライトバッファ4600に出力する。ここで ブロックアドレスとは、描画回路320のメモリアクセ スをなるべく高速にするため、例えば車続する512バ イトのメモリ空間を、CRT630の画面上で横32画素×縦 16画素×8ビットのブロック状領域になるようにアド レスを割り当てることである。このようなプロック状に アドレスを割り当てると、例えば縦の直線を描画した場 合でも、1回のRASアドレス出力によってアクセスで きるメモリライン内へ複数画素を書き込むことができる ため高速化を図れる(連続するメモリ空間にCRT630の画 面上の左上から右下ヘラスタスキャンする順番に画素を 割り当てるリニアマッピングでは、縦の直線を描画され ると、1回のRASアドレス出力によってアクセスでき るメモリライン内へは1画素しか書き込むことができな い)。ライトバッファ4600は、間引き回路4400 とブロックアドレス生成回路4500から出力されるビ デオデータとアドレスを保持する。またライトバッファ 4600は、入力されるビデオデータが保持できるデー タサイズと等しくなる予測時間を内部状態信号としてア クセス制御回路4700に出力する。さらにライトバッ ファ4600はアクセス制御回路4700から開始信号 が入力されると、内部バス110に保持しているビデオ データとアドレスを出力する。アクセス制御回路470 0では、ライトバッファから出力される内部状態信号 を、内部状態信号331として出力する。 さらにアクセ ス制御回路4700は、内部バス110を使用するため のリクエスト333の出力も行い、リクエスト323の 出力中にアクノリッジ334が入力されると開始信号を ライトバッファ4600に出力する。アクセス制御回路 4700はまた、優先度判定結果332を調べビデオ入 力回路330の優先度が高いことが分かると直ちにリク エスト333を出力し、アクノリッジ334が入力され ると開始信号をライトバッファ4600に出力し、内部 バス110~のアクセスを実行させる。

【0017】上記のように、ブロックアドレス生成回路 4500を設け、ブロックアドレスを使って入力された ビデオデータをメモリ700に書き込むことによって、 表示回路340でのアドレス生成のためのハードウエア 増加を抑えながらビデオ入力を行うことができる。

【0018】図5に図1における表示回路340の第1の構成例を示す。図5において、5100はクロマキーカラーレジスタ、5200はハードウエアウインドウレジスタ、5300はフォーマット設定レジスタ、5400、5410はパレット変換回路、5420はフォーマ

ット変換回路、5500はアクセス制御回路、5600はメニューバッファ、5610は背景バッファ、5620はビデオバッファ、5700は表示制御回路、5800、5810は比較器、5820、5830はセレクタである。図5の表示回路340は、複数画面の重ね合わせ表示を行うことができるもので、メニューバッファ5500は一番前に表示されるグラフィックスデータ(8ビット、インデックスカラー)を、背景バッファ5510は一番後ろに表示されるグラフィックスデータ(8ビット、インデックスカラー)を、ビデオバッファ5520はメニューバッファ5500に保持されるグラフィックス面と背景バッファ5510に保持されるグラフィックス面と背景バッファ5510に保持されるグラフィックス面との間に表示されるビデオ入力データ(16ビット、YC形式またはRGB形式)を、それぞれ保持するバッファである。

【0019】 図5において、 クロマキーカラーレジスタ 5100は、メニューバッファ5600に保持されているグ ラフィックスデータの中で、透明色として扱うパレット 番号を保持するレジスタである。ハードウエアウインド ウレジスタ5200は、CRT630での表示画面上でのビデ 20 オ画面の位置を保持するレジスタである。メニューバッ ファ5600に保持されているグラフィックスデータ は、パレット変換回路5400で8ビットのインデック スカラーから16ビットのダイレクトカラーに変換され . る。同様に、背景バッファ5610に保持されているグ ラフィックスデータは、パレット変換回路5410で8 ビットのインデックスカラーから16ビットのダイレク トカラーに変換される。ビデオバッファ5620に保持 されているビデオ入力データは、フォーマット設定レジ スタ5300の内容がYC形式であれば、フォーマット 30 変換回路5420で16ビットのYC形式から16ビッ トのRGB形式に変換される。フォーマット変換レジス タ5300の内容がRGB形式であれば、そのまま出力さ れる。比較器5810は、表示制御回路5700から出 力される表示画素座標とハードウエアウインドウレジス タ5200の内容とを比較し、表示画素座標がビデオ画 面内であればビデオ入力データを、そうでなければパレ ット変換回路5410から出力されたグラフィックスデ ータを、セレクタ5380から出力させる。メニューバ ッファ5600に保持されているグラフィックスデータ 40 はまた比較器5800にも出力される。比較器5800 は、メニューバッファ5600から出力されるグラフィ ックスデータとクロマキーカラーレジスタ5100の内 容を比較し、メニューバッファ5600から出力された グラフィックスデータが透明色であれば、セレクタ58 30から出力されるデータを、そうでなければパレット 変換回路5400から出力されるデータを、セレクタ5 820からDAC620へ出力させる。メニューバッファ56 00、背景バッファ5610、ビデオバッファ5620 はまた、保持しているデータが空になる予測時間を内部 50

状態信号としてアクセス制御回路5500に出力する。 アクセス制御回路5500では、これら3つのバッファ から出力される内部状態信号からもっとも小さなものを 選択して内部状態信号341として出力する。さらにア クセス制御回路5500は内部バス110を使用するた めのリクエスト343の出力も行い、リクエスト343 の出力中にアクノリッジ344が入力されると開始信号 を表示制御回路5700に出力する。アクセス制御回路 5500はまた、優先度判定結果342を調べ表示回路 340の優先度が一番高いことが分かると直ちにリクエ スト343を出力し、アクノリッジ344が入力される と開始信号を表示制御回路5700に出力し、内部バス 110~のアクセスを実行させる。表示制御回路570 Oは、CRT630でのラスタスキャンに同期して、CRT630で の画面上での表示画素の座標を表示画素座標として出力 する。また表示制御回路5700は、アクセス制御回路55 00から開始信号を受けるとアドレスを内部バス110 に出力し、内部バス110を通して読み出したデータを メニューバッファ5600または背景バッファ5610また はビデオバッファ5620に書き込む。

【0020】上記のように、クロマキーカラーレジスタ5100とハードウエアウインドウレジスタ5200を設け、クロマキーカラーレジスタ5100の内容とメニューバッファ5600の保持しているデータとを比較し、またハードウエアウインドウレジスタ5200の内容と表示画素座標を比較し、これらの比較結果に応じてメニューバッファ5600または背景バッファ5610またはビデオバッファ5620のいずれかからデータを読み出してCRT630に画面を表示することによって、8ビットのデータに16ビットのデータを重ねて表示し、さらにその上に任意の形状の8ビットデータを重ねて表示することができる。

【0021】図6に図1におけるバス制御回路200の 第1の構成例を示す。図6(a)において、6100は 優先度判定回路A、6200は優先度判定回路B、63 00は優先度判定回路C、6400は調停回路である。 【0022】図6(a)において、優先度判定回路A6 100には、内部状態信号331,341が入力され る。優先度判定回路A6100は、これらの内部状態信 号を比較し、ビデオ入力回路330と表示回路340と のいずれかの内部状態信号の示す値が小さい方を第1優 先回路6101として出力し、残った方を第2優先回路 6102として出力する。優先度判定回路B6200に は、内部状態信号311,321が入力される。優先度 判定回路B6200は、これらの内部状態信号を比較 し、CPU I/F回路310と描画回路320とのい ずれかの内部状態信号の示す値が大きい方を、第1優先 回路6201として出力し、残った方を第2優先回路6 202として出力する。優先度判定回路C6300は、 第1優先回路6101が示す回路の優先度を1番,第2

優先度回路6102が示す回路の優先度を2番,第1優先回路6201が示す回路の優先度を3番,第2優先度回路6202が示す回路の優先度を4番として優先度判定結果312,322,332,342として出力する。優先度判定結果はまた、調停回路6400にも出力される。調停回路6400は、優先度判定結果に基づきリクエスト313,323,333,343の優先度を判定し、内部バス110のバス権を与える回路にアクノリッジを出力する。

【0023】上記のように、優先度判定回路C6300 10 において、優先度判定回路A6100で優先度を判定する回路を常に優先度判定回路B6200で優先度を判定する回路よりも優先度を高くすることによって、処理実行時に特に規定時間のない回路のメモリアクセス要求が原因で、ある規定時間内に必ず処理を終了する必要のある回路のメモリアクセスが待たされることを防ぐことができる。

【0024】図7に図1におけるバス制御回路200の第2の構成例を示す。図7(a)において、7100は優先度判定回路A、7110はしきい値設定レジスタ、7300は優先度判定回路C、7500は比較器である。

【0025】図7(a)において、優先度判定回路A7 100は、内部状態信号331,341を比較し、ビデ オ入力回路330と表示回路340とのいずれかの内部 状態信号の示す値が小さい方を第1優先回路7101と して出力し、残った方を第2優先回路7102として出 力する。また優先度判定回路A7100は、内部状態信 号331、341の示す値のうち、小さい方を緊急度と して出力する。しきい値設定レジスタ7110は、優先 度判定回路A7100で優先度を判定する回路と、優先 30 度判定回路B6200で優先度を判定する回路との優先 度を切り替えるためのしきい値を保持するレジスタであ る。比較器7500は、緊急度としきい値設定レジスタ 7110の値を比較し、緊急度の方が小さければ緊急信 号として"1"を、そうでなければ"0"を出力する。 優先度判定回路C7300は、図7(b)に示すように 緊急信号が"1"であれば、第1優先回路7101が示 す回路の優先度を1番、第2優先回路7102が示す回 路の優先度を2番、第1優先回路6201が示す回路の 優先度を3番,第2優先回路6202が示す回路の優先 40 度を4番として、緊急信号が"0"であれば、第1優先 回路6201が示す回路の優先度を1番,第2優先回路 6202が示す回路の優先度を2番, 第1優先回路71 01が示す回路の優先度を3番, 第2優先回路7102 が示す回路の優先度を4番として、優先度判定結果31 2, 322, 332, 342を出力する。

【0026】上記のように、しきい値設定レジスタ71 10を設け、しきい値設定レジスタ7110の保持内容 と優先度判定回路A7100から出力される緊急度と比 較し、その結果優先度判定回路A7100で優先度を判 50 定する回路がすぐにメモリアクセスできなくとも問題ないと判断できる場合には、優先度判定回路B6200で優先度を判定する回路の優先度を優先度判定回路A7100で優先度を判定する回路の優先度よりも高くすることによって、ある規定時間内に必ず処理を終了する必要のある回路の方に時間的な余裕がある場合に、処理時間に特に規定時間のない回路のメモリアクセスを優先して行わせることができるため、ある規定時間内に必ず処理を終了する必要のある回路のメモリアクセスを十分行いながら、図形処理装置全体の性能を向上できる。

14

【0027】図8に図1におけるビデオ入力回路330の第2の構成例を示す。図8において、8500はリニアアドレス生成回路である。

【0028】図8において、リニアアドレス生成回路8 500は、間引き回路4400から出力されるビデオデ 一夕に合わせて、ハードウエアウインドウレジスタ43 00の内容を参照しながらメモリ700にビデオデータ を書き込むためのリニアアドレスを生成し、ライトバッ ファ4600に出力する。ライトバッファ4600は、 アクセス制御回路4700から出力される開始信号を受 けて、内部バス110にアドレスとデータを出力する。 【0029】上記のように、リニアアドレス生成回路8 500を設け、リニアアドレスを使って入力されたビデ オデータをメモリ700に書き込むことによって、メモ リ700を有効に使用することができる。これは例えば 連続する512バイトのメモリ空間を、CTR630の画面上 で横16画素×縦16画素×16ビットのブロック状領 域になるようにアドレスを割り当てた場合を考えると、 入力されるビデオデータのサイズが横16画素×縦16 画素のブロックの整数倍である横320画素×縦240 画素の場合にはブロックアドレスでも無駄なくメモリ上 にマッピングできるが、横100画素×80画素の場合 には横16画素×縦16画素のブロックの整数倍になら ないため、ブロックアドレスではメモリ上にマッピング する際に無駄ができてしまう。一方、リニアマッピング では、入力されるビデオデータのサイズがどのような値 であっても無駄なくメモリ上にデータをマッピングでき る。したがって、ブロックマッピングに比べてリニアマ ッピングの方がメモリを有効に使うことができる。

【0030】図9に図1における表示回路340の第2 の構成例を示す。図9において、9700は表示制御回 路である。

【0031】図9において、表示制御回路9700は、CRT630でのラスタスキャンに同期して、CRT630での画面上での表示画素の座標を表示画素座標として出力する。また表示制御回路5700は、アクセス制御回路5500から開始信号を受けるとメニューバッファ5600または背景バッファ5610用のメモリアクセスを行う場合にはブロックアドレスを、ビデオバッファ5620用のメモリアクセスを行う場合にはリニアアドレスを内部

バス110に出力し、内部バス110を通して読み出したデータをメニューバッファ5600または背景バッファ5610またはビデオバッファ5620に書き込む。【0032】上記のように、表示制御回路9700でアドレス生成する際に、アクセスするデータの種類によってブロックアドレスかりニアアドレスかを選択して生成することによって、メモリ700を有効に使用することができる。

【0033】図10に本発明の第2の実施例の全体構成図を示す。図10において、10100はグラフィックスプロセッサ、10200はバス制御回路、10500はCPU、10510はシステムタイマー、10520はユーザタイマー、10530はDMAC、10540は割り込み制御回路、10550はCPUコア、10560はメモリI/F回路、10600はI/Oコントローラである。

【0034】図10において、割り込み制御回路10540は、システムタイマー10510, ユーザタイマー10520, DMAC10530からそれぞれ出力される内部割り込み要求と、I/Oコントローラ10600から出力され20る外部割り込み要求とを受け付け、割り込み通知として出力する。バス制御回路10200は、内部状態信号311,321,331,341と、割り込み通知を使って、そのタイミングでの内部バス110を使用するための優先度を決定し、優先度判定結果10312,10322,10332,10342として出力する。

【0035】上記のように、内部状態信号311,32 1,331,341と割り込み通知を使ってバス制御回 路10200が内部バス110の優先度を決定すること によって、CPU10500の内部または外部の周辺回路からの 30 割り込み要求によってCPU10500のメモリ700へのアク セスの優先度を上げることができる。これは例えば、シ ステムタイマー10510がCPUコア10550の暴 走を検出して割り込み要求を出力した場合に、バス制御 回路10200が割り込み通知を受けてCPU I/F 回路310の優先度を一番高くすることができ、速やか に暴走したCPU10500の復帰処理を行うことができる。な お図10の構成例では、CPU10500からのグラフィックス プロセッサ10100への割り込み通知の出力を専用の ピンを使用する構成になっているが、これをCPU10500か 40 らCPUバス550を介してグラフィックスプロセッサ 10100をアクセスする際のアクセスプロトコルとす ることも可能である。

【0036】図11に図10におけるバス制御回路10200の構成例を示す。図11(a)において、11200は優先度判定回路B、11210は優先割り込みレジスタ、11220は比較器、11300は優先度判定回路Cである。

【0037】図11(a)において、優先割り込みレジスタ11210は、CPU10500から出力される割り込み通 50

知のなかで、CPU I/F回路310の内部バス11 0の優先度を一番高く設定したい割り込み処理を保持す るレジスタである。比較器11220は、優先割り込み レジスタ11210の内容と割り込み通知を比較し、等 しければ CPU 優先信号として "1" を、そうでなけれ ば"0"を出力する。優先度判定回路B11200に は、内部状態信号311,321が入力される。優先度 判定回路B11200は、これらの内部状態信号を比較 し、CPU優先信号が"O"の場合にはCPU I/F 回路310と描画回路320とのいずれかの内部状態信 号の示す値が大きい方を第1優先回路11201として 出力し、残った方を第2優先回路11202として出力 する。一方、CPU優先信号が"1"の場合には、CP U I/F回路310を第1優先回路11201として 出力し、描画回路320を第2優先回路11202とし て出力する。優先度判定回路C11300は、緊急信号 とCPU優先信号によって図11(b)のように各回路 の優先度を判定し、優先度判定結果10312, 103 22, 10332, 10342として出力する。優先度 判定結果はまた、調停回路6400にも出力される。

16

【0038】図12に本発明の第3の実施例の全体構成図を示す。図12において、12100はグラフィックスプロセッサ、12200はバス制御回路、12350はサウンド回路、12360は通信回路、12500はCPU、12640はDAC、12650はスピーカー、12660はモデム、12670は通信回線、12700はメモリ、12800はバッテリである。

【0039】図12において、バス制御回路12200は、内部状態信号311,321,331,341,12351,12361とバッテリ12800から入力されるバッテリ残量を使って、そのタイミングでの内部バス110の優先度を決定し、優先度判定結果12312,12322,12362として、CPU12500を含めた各回路に出力される。優先度判定結果12312,12322,1232,12342,12352,12362はまた、メモリアクセス方法に関する情報も含んでおり、各回路は、優先度判定結果12312,12322,12332,12342,12352,12362に含まれるメモリアクセス方法に関する情報に基づいてメモリアクセス方法に関する情報に基づいてメモリアクセス方法に関する情報に基づいてメモリアクセス方法に関する情報に基づいてメモリアクセス方法に関する情報に基づいてメモリアクセス方法に関する情報に基づいてメモリアクセス方法をバッテリ残量に応じて変更する。

【0040】上記のように、バス制御回路12200において内部状態信号311,321,331,341,12351,12361とバッテリ12800から入力されるバッテリ残量を使って内部バス110の優先度を決定し、その結果にメモリアクセス方法に関する情報を含めて優先度判定結果12312,12322,12332,12342,12352,12362としてCPU12500も含めて出力することで、バッテリ12800の残量に応じて内部バス110の優先度を制御し、バッテリ

残量が少なくなると低消費電力化するように内部バス1 10のアクセスを制御することができる。なお図12の 構成例では、CPU12500からのグラフィックスプロセッサ 12100~の割り込み通知の出力を専用のピンを使用 する構成になっているが、これをCPU12500からCPUバ ス550を介してグラフィックスプロセッサ12100 をアクセスする際のアクセスプロトコルとすることも可 能である。

【0041】図13に図12におけるバス制御回路12 200の第1の構成例を示す。図13において、131 00は優先度判定回路A、13110はしきい設定値レ ジスタ、13300は優先度判定回路C、13400は 調停回路、13500はバースト長テーブル、1360 0はシフト回路である。

【0042】図13において、優先度判定回路A13100 は、内部状態信号331,341,12351,123 61を受け、その値が小さい順に、優先度を高い方から 割り当てて行き、第1優先回路13101から第4優先 回路13104までを出力する。優先度判定回路A13100 はまた、内部状態信号331,341,12351,1 2361が示す値の中から、一番小さい値を緊急度とし て出力する。優先度判定回路C13300は、緊急信号が

"1"であれば第1優先回路13101が示す回路の優 先度を一番とし、以下第2優先回路13102, 第3優 先回路13103, 第4優先回路13104, 第1優先 回路6201, 第2優先回路6202の順で優先度を割 り当て、緊急信号が"0"であれば第1優先回路620 1が示す回路の優先度を一番とし、以下第2優先回路6 202, 第1優先回路13101, 第2優先回路131 02, 第3優先回路13103, 第4優先回路1310 4の順で優先度を割り当て、優先度判定結果として出力 する。優先度判定結果はまた、調停回路13400にも 出力される。バースト長テーブル13500は、バッテ リ残量に応じた各回路のメモリアクセス時のバースト長 を保持するものであり、バッテリ残量が少なくなるとメ モリアクセスを低消費電力化するようにバースト長を長 くするための情報が保持されている。バッテリ1280 0からバッテリ残量が入力されると、その値に応じて各 回路のバースト長と最長アクセスサイクル数を選択して 出力する。ここで出力されるバースト長は、優先度判定 40 回路C13300が出力する優先度判定結果とあわせ、優先度 判定結果12312, 12322, 12332, 123 42, 12352, 12362として出力される。また バースト長テーブル13500から出力される最長アク セスサイクル数は、シフト回路13600で2倍された 後でしきい値設定レジスタ13110に入力され、しき い値設定レジスタ13110の保持している値を更新す

【0043】上記のように、バースト長テーブル135

を選択して優先度判定結果12312, 12322, 12 332,12342,12352,12362に含めて出力 することによって、バッテリ残量が少なくなるとより低 消費電力化してメモリアクセスを行わせることができ る。またこのような制御を行っても、バッテリ残量に応 じてしきい値設定レジスタ13110の内容を更新する ことで、規定時間内に必ず処理を終了しなければならな い回路が複数ある場合でも、それぞれの規定時間内にそ れぞれの処理を終了するのに必要な分だけのメモリアク セスを行えるようにすることができる。

18

【0044】図14にバースト長=8, 16のときの読 み出しアクセス用コマンド内訳を示す。 図14は、デー タを16個読み出す例を示してある。

【0045】図14において、(a) バースト長=8の ときには、1回のバーストアクセスでデータを8個読み 出すため、データを16個読み出すためには2回バース トアクセスを行う必要がある。1回のバーストアクセス あたり、バンクアクティブ:1回, カラムアドレス8 回、プリチャージ:1回必要なので、合計バンクアクテ ィブ:2回、カラムアドレス16回、プリチャージ:2 回必要である。一方、(b) バースト長=16のときに は、1回のバーストアクセスでデータを16個読むこと ができるため、バーストアクセス1回で良いことにな る。この場合、バンクアクティブ:1回,カラムアドレ ス16回、プリチャージ:1回で良い。したがって、バ ーストアクセス=16にすることで、バンクアクティ ブ:1回, プリチャージ:1回のコマンドを実行しなく ても良いため、その分バスをドライブする回数が減り低 消費電力化できる。またバンクアクティブやプリチャー ジのコマンドをメモリ側で実行する必要がなくなるた め、メモリ自身としても低消費電力化できる。

【0047】図15において、動作モードテーブル15 500は、バッテリ残量に応じた各回路の動作モードを 保持するものである。各回路の動作モードとして、CP UI/F回路310用はCPU12500の動作クロック(例え ばバッテリのフル充電時のCPU12500が5 OMH z であれ ば、バッテリ残量が減るのにしたがって37.5MH z, 25MHz, 25MHzというように下がる)、描 画回路320用は動作クロック、ビデオ入力回路330 用は入力されるビデオ画面のフレームレート、表示回路 3 4 0 用はCRT630に表示する表示画面のフレームレー ト、サウンド回路12350用は再生するサウンドのサ ンプリング周波数、通信回路12360用はモデム12

【0046】図15に図12におけるバス制御回路12

200の第2の構成例を示す。図15において、155

00は動作モードテーブルである。

660の通信速度が保持されている。 動作モードテーブ ル15500は、バッテリ12800から入力されるバッテ リ残量によって、各回路の動作モードを選択し、優先度 ○○を設け、バッテリ残量によって各回路のバースト長 50 判定回路C13300から出力される優先度判定結果とあわせ て優先度判定結果信号12312,12322,1233 2,12342,12352,12362として出力される。

【0048】上記のように、動作モードテーブル15500を設け、バッテリ残量によって各回路の動作モードを選択し、優先度判定結果信号12312,12322,12332,12342,12352,12362に含めて出力することによって、バッテリ残量が減るにつれてバッテリ消費が少なくなるように各回路の消費電力を徐々に下げるように制御することができる。このよりうな制御を行うことで、バッテリ残量がある値以下になったときに、特定の回路の機能が突然使えなくなるのではなく、徐々に機能を限定していくようにすることができるようになり、利用者の利便性を改善できる。

【0049】図16に本発明の第4の実施例の全体構成図を示す。図16において、16700,16800はメモリである。

【0050】図16において、メモリ16800は主記億16810を保持するメモリで、メモリ16700は描画用データ16720、ビデオ入力データ16730、フレームバッファ16740を保持するメモリである。このような構成においても、バス制御回路200が各回路の内部状態信号に基づいて内部バス110の優先度を判定してバス調停を行うことで、、規定時間内に必ず処理を終了しなければならない回路が複数ある場合でも、それぞれの規定時間内にそれぞれの処理を終了するのに必要な分だけのメモリアクセスを行えるようにすることができる。

【0051】図17に本発明の第5の実施例の全体構成 図を示す。図17において、17100はグラフィックスプロセッサ、17500はCPU、17510はI/Oコントローラ、17700はメモリである。

【0052】図17において、グラフィックスプロセッ サ17100は、CPU17500、I/Oコントローラ175 10、メモリ17700も含んで1チップ化した構成に なっている。このように全て1チップ化すると、メモリ バス17110の動作周波数の高速化、バス幅のワイド 化などが可能になり、メモリ17700のスループット は大幅に改善される。しかしある短いタイミングで考え ると、やはりビデオ入力回路330と表示回路340が 40 同時にメモリバス17110のアクセス要求を出力し、 その際どちらか一方がメモリアクセスできなくなる状況 が発生し得る。しかしバス制御回路200が内部状態信 号を使ってメモリバス17110の優先度を判定してバ ス調停を行うことで、規定時間内に必ず処理を終了しな ければならない回路が複数ある場合でも、それぞれの規 定時間内にそれぞれの処理を終了するのに必要な分だけ のメモリアクセスを行えるようにすることができる。

【0053】図18に本発明の第6の実施例の全体構成 図を示す。図18において、18100はグラフィックスプ 50 ロセッサ、18200はバス制御回路である。

【0054】図18において、バス制御回路18200は、各回路から入力される内部状態信号とバッテリ12800から入力されるバッテリ残量に基づき内部バス110の優先度を判定し、その結果にメモリアクセス方法に関する情報を含めて優先度判定結果として出力する。このような構成にすることで、バッテリ12800の残量に応じて内部バス110の優先度の制御し、バッテリ残量が少なくなると低消費電力化するように内部バス110のアクセスを制御することができる。なお図18の構成例では、CPU12500からのグラフィックスプロセッサ18100への割り込み通知の出力を専用のピンを使用する構成になっているが、これをCPU12500からCPUバス550を介してグラフィックスプロセッサ18100をアクセスする際のアクセスプロトコルとすることも可能である。

【0055】図19に本発明の第7の実施例の全体構成 図を示す。図19において、19100はグラフィックスプロセッサ、19500はCPUである。

【0056】図19において、グラフィックスプロセッ サ19100は、CPU19500、I/Oコントローラ175 10、メモリ17700も含んで1チップ化した構成に なっている。このように全て1チップ化すると、CP U、メモリ、グラフィックスプロセッサを別チップで構 成したときに比べ、チップ間を結ぶ配線をドライブする 必要がなくなるため、低消費電力化できる。しかしなが ら、バス制御回路18200が、各回路から入力される内部 状態信号とバッテリ12800から入力されるバッテリ 残量に基づき内部バス110の優先度を判定し、その結 果にメモリアクセス方法に関する情報を含めて優先度判 定結果として出力することによって、バッテリ1280 0の残量に応じて内部バス110の優先度を制御し、バ ッテリ残量が少なくなると低消費電力化するように内部 バス110のアクセスを制御することができるため、単 に1チップした場合に比べてより一層低消費電力化を図 ることができる。なお図19の構成例では、CPU19500か らのバス制御回路18200への割り込み通知の出力を 専用の配線を使用する構成になっているが、これをCPUI 9500からCPUバス17550を介してCPU I/F 回路310をアクセスする際のアクセスプロトコルとす ることも可能である。

### [0057]

【発明の効果】以上本発明によれば、ビデオ入力回路330,表示回路340を備えたグラフィックスプロセッサ100のように、規定時間内に必ず処理を終了しなければならない回路が複数ある場合でも、それぞれの規定時間内にそれぞれの処理を終了するのに必要な分だけのメモリアクセスを行えるようにすることができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例の全体構成図である。

【図2】CPU I/F回路310の構成例である。

【図3】描画回路320の構成例である。

【図4】ビデオ入力回路330の第1の構成例である。

【図5】表示回路340の第1の構成例である。

【図6】バス制御回路200の第1の構成例である。

【図7】バス制御回路200の第2の構成例である。

【図8】ビデオ入力回路330の第2の構成例である。

【図9】表示回路340の第2の構成例である。

【図10】本発明の第2の実施例の全体構成図である。

【図11】第2の実施例におけるバス制御回路1020 10 0の構成例である。

【図12】本発明の第3の実施例の全体構成図である。

【図13】第3の実施例におけるバス制御回路1220 0の第1の構成例である。

【図14】バースト長=8, 16のときの読み出しアクセス用コマンド内訳である。

【図15】第3の実施例におけるバス制御回路1220 0の第2の構成例である。

【図16】本発明の第4の実施例の全体構成図である。

【図17】本発明の第5の実施例の全体構成図である。

【図18】本発明の第6の実施例の全体構成図である。


【図19】本発明の第7の実施例の全体構成図である。 【符号の説明】

100, 10100, 12100, 17100, 18100, 19100…グラフィックスプロセッサ、110…内部バス、200, 10200, 12200, 18200…バス制御回路、310…CPU I/F回路、320…描画回路、330…ビデオ入力回路、340…表示回路、311, 321, 331, 341…内部状態信号、312, 322, 332, 342…優先度判定結果、313, 323, 333, 343…リクエスト、314, 324, 334, 344…アクノリッジ、500, 10500, 12500, 17510…I/Oコ


ントローラ、520…CDROM、530…キーボー ド、540…マウス、550…CPUバス、600…MT SCデコーダ、610…アンテナ、620, 12640… DAC, 630...CRT, 700, 12700, 167 00、16800、17700…メモリ、710…主記 億、720…描画用データ、730…ビデオ入力デー タ、740…フレームバッファ、2100…バッファ、 2200、3500、4700、5500…アクセス制 御回路、3100…描画コア、3200…コマンドバッ ファ、3300…テクスチャバッファ、3400、46 00…ライトバッファ、4100,5300…フォーマット 設定レジスタ、4200,5420…フォーマット変換 回路、4300、5200…ハードウエアウインドウレ ジスタ、4400…間引き回路、4500…ブロックア ドレス生成回路、5100…クロマキーカラーレジス タ、5400,5410…パレット変換回路、5600 …メニューバッファ、5610…背景バッファ、5620… ビデオバッファ、5700、9700…表示制御回路、 5800, 5810, 7500, 11220…比較器、 5820, 5830…セレクタ、6100, 7100, 13100…優先度判定回路A、6200, 11200 …優先度判定回路B、6300,7300,1130 0, 13300··優先度判定回路C、6400, 134 00…調停回路、7110, 13110…しきい値設定 レジスタ、8500…リニアアドレス生成回路、105 10…システムタイマー、10520…ユーザタイマ 一、10530…DMAC、10540…割り込み制御回 路、10550…CPUコア、10560…メモリI/ F回路、11210…優先割り込みレジスタ、1235 0…サウンド回路、12360…通信回路、12650 …スピーカー、12660…モデム、12670…通信 回線、12800…バッテリ、13500…バースト長 テーブル、13600…シフト回路、15500…動作 モードテーブル。

【図2】


図 2





【図3】




【図1】











【図10】



【図12】



# 【図14】

### 図 14

# (\*) ペースト浸=8のとき

フマント 内訳: パンクフクチォスプ 2回、オラユアドレス 16回、プ・チラッーン゚ 2回


#### (b) ペースト長=16のとき

(Ac) (00)(C2)---(C13)(Pm) (00)---(D13)(D14)(D13)

コマフト 内沢:パンタフクラィグ 1位、ハラムアドレス 16回、プチチャージ 1回


(Act : ^'7)779747', Ca : 2747}" V.J., Da : 7"-7, Pro : 7"974-9")

# 【図15】




【図16】

図 16




【図17】




【図18】

図 18



【図19】

## 図 19



# フロントページの続き

# (72) 発明者 桂 晃洋

茨城県日立市大みか町七丁目1番1号 株式会社日立製作所日立研究所内

(72)発明者 中塚 康弘

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内

(72)発明者 山岸 一繁

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

# **BEST AVAILABLE COPY**

# W-CDMA動画像端末用 MPEG-4マルチコーデックLSI

MPEG-4 Multi-Codec LSI for W-CDMA Image Terminals

伊藤博之\*1

九郎丸 俊一\*2

樋田博明\*3

Hiroyuki Itô

Shunichi Kurômaru

Hiroaki Toida

#### 要旨

従来のMPEG-4 LSI では、複数の動画像を同時に処理する等のアプリケーションを実現できなかった。また、動画像の拡大・縮小や任意配置など多彩な表示機能を実現するには、周辺回路用LSI を別途開発して実装する必要があり、端末の高機能化、小型化、低消費電力化にとって大きな負担となっていた。

本MPEG - 4マルチコーデックLSIは、MPEG-4 規格に準拠した複数動画像の同時再生・表示を行うマルチコーデック機能やMPEG-4 コアプロファイルを実現する。

画像圧縮・伸張において、演算量が大きな処理や定型的な処理を専用回路(ハードエンジン)で、非定型な処理をDSP コアで実現することにより、性能向上をはかった。また、DRAM のオンチップ化、クロックゲーティング技術により、低消費電力を達成した。さらに、独自のエラー回復技術、レート制御、ノイズ除去技術により、画質の向上をはかった。

これにより、移動機によるTV 電話機能やインターネットの動画コンテンツの閲覧等、多様な動画像処理を実現した。

#### **Abstract**

It has been impossible up to now for conventional MPEG-4 LSIs to provide advanced processing functions, such as the simultaneous processing of multiple moving images. To achieve a range of advanced display functions, such as scaling and arbitrary layout of moving images, extra peripheral LSIs need to be separately developed and mounted. This significantly impedes the introduction of improved features, miniaturization, and reduction of power consumption.

This new MPEG-4 multi-codec LSI can simultaneously play or display multiple moving images, and a function for processing MPEG-4 Core Profiles.

We have improved image compression/decompression performance by assigning high-volume or routine operations to 'hard engine' dedicated circuits and assigning non-routine operations to a DSP core. In addition, power consumption has been reduced by using an on-chip DRAM and clock-gating technologies. Image quality has also been improved using our own technologies for error recovery, rate control, and noise removal.

These features enable various types of image processing to be added, such as a videophone function in mobile phones and browsing of Internet content, including moving images.

- \* 1 松下通信工業(株) モバイルコミュニケーションカンパニー Mobile Communications Company, Matsushita Communication Industrial Co., Ltd.
- \*2 半導体社 ITシステムLSI開発センター Information Technology System LSI Development Center, Semiconductor Company
- \*3 マルチメディア開発センター Multimedia Development Center

# 1. 维。言

W-CDMA、PDC、PHS等の移動機向けに、世界で初めて複数動画像の同時圧縮・伸張(マルチコーデック)やMPEG-4コアプロファイルに対応したMPEG-4マルチコーデックLSIを開発した。本稿では、本開発LSIの特徴と活用技術について解説する。


# 2. 背景 (要素技術MPEG-4について)

MPEG-4は、AVとコンピュータを通信に融合させる符号化規格として、1999年4月に国際標準となった。以下、MPEG-4の特徴を従来の圧縮規格として良く知られているMPEG-2 (1995年11月国際標準化)と対比させながら解説する。まず、MPEG-2は、主として2~30Mbpsの伝送レートを扱っており、DVD等の蓄積系やBSデジタル等の放送系に実用化されている。これに対して、MPEG-4は、伝送レートが10kbps~384kbpsという低レートでの伝送を主なターゲットとして、移動通信端末やインターネット動画配信への応用が進められている。

このように、MPEG-4は、MPEG-2とは異なった分野への応用を目指しており、


- (1) 複数動画を同時に扱うことが可能
- (2)低レートで伝送可能
- (3) 伝送エラーへの強耐性

といったMPEG-2にない特徴を有している。ここでは、とくに複数動画の同時圧縮・伸張について述べる。MPEG-4画像圧縮では、複数動画を同時に圧縮・伸張すること、いわゆるマルチコーデックを基本概念としている。



第1図 複数動画の圧縮・伸張

Fig. 1 Concept of multi-codec. (encode and decode)



第2図 MPEG-4の各種プロファイル

Fig. 2 MPEG-4 visual profile. (simple profile, core profile)

第1図に示すように、圧縮側では、背景(海)、魚、キ ャラクタ、文字というオブジェクトごとに圧縮すること ができる。この圧縮されたデータは、さらに1つのビッ トストリームに多重化し、圧縮側から対局(伸張側)へと 送信する。一方、伸張側では、対局(圧縮側)から送信さ れたビットストリームを受信し、まずオブジェクトごと のデータに分離する。このオブジェクトごとのデータを それぞれ伸張した後、1枚の画面として合成し、最終の 表示画像を完成することになる。また、MPEG-4には、 シンプルプロファイルとコアプロファイルというプロフ ァイルがあり、取り扱うことのできる画像の形状が異な っている。第2図に示すように、シンプルプロファイル は、従来方式と同様、矩形のオブジェクトを扱うのに対 し、コアプロファイルでは、任意形状のオブジェクトを 扱うことができる。図に示すように、任意形状に対応し たコアプロファイルでは、各オブジェクトをパーツと位 置づけることができる。その各オブジェクトをユーザが 選択、合成することにより、ユーザの好みに応じた画面 を表示させることが可能となる。これは、MPEG-2等の 従来方式にはない機能であり、AVとコンピュータの融合 という新たなサービスを予想させる。

# 3. MPEG-4マルチコーデックLSI

#### 3.1 特徵

本開発のMPEG・4マルチコーデックLSは、以下に示す特徴を有している。

- (1) 世界で初めて、最大で2系統のMPEG-4圧縮処理、4 系統のMPEG-4 伸張処理の同時動作を1チップで実現
- (2) 世界で初めてMPEG-4コアプロファイルの伸張機能 に対応
- (3) DRAM および各種ビデオインタフェース回路を内蔵し、1 チップで移動機の動画像処理を実現
- (4) マルチコーデック時におけるMPEG-4シンブルブロファイルの圧縮・伸張処理で、1 系統当たり50mW の消費電力を実現
- (5) 無線環境下での画質劣化を低減し、かつ高画質化 を実現
- つぎに、上記特徴について述べる。
- 1) 世界初のマルチコーデック、MPEG-4コアプロファ イルに対応

今回開発したMPEG-4マルチコーデックLSIは、MPEG-4規格の基本概念であるマルチコーデックに対応すべく、最大で2系統のMPEG-4圧縮処理、4系統のMPEG-4伸張処理の同時動作を実現した。これにより、複数の動画像の同時再生・表示等の多彩な組合わせによる映像表現が可能となる。加えて、最大高解像度の動画像(CIF30フレーム/秒)の伸張も可能であり、多様なコンテンツ再生にも対応できる。

さらに、オブジェクトの任意形状の処理を可能とする MPEG-4コアプロファイルの伸張機能に対応している。 前述したとおり、これにより、オブジェクト単位のイン タラクティブ表示や、また任意形状の自然画と2D、3D のCGと組み合わせて表示する等、多様なコンテンツ再生・表示をサポートできる。

これらの性能をまとめると、次のようになる。

・圧縮:シンプルプロファイル QCIF\*115フレーム/秒 2オブジェクト


・伸張:シンプルプロファイル QCIF 15フレーム/秒 4オプジェクト

CIF<sup>※1</sup>30フレーム/秒

- 1オブジェクト コアプロファイル - QCIF 15フレーム/秒 - 4オブジェクト

#### 2) 1チップで動画像処理を実現

第3図に示すように、本MPEG-4マルチコーデックLSIは、ユーザ作成のプログラムに従って動作するDSPコア部と専用ロジックからなるハードエンジン部を内蔵している。画像圧縮・伸張において、演算量が大きな処理や定型的な処理をハードエンジン部で、非定型な処理をDSPコア部で実現することにより、性能向上をはかっている。また、本LSIは20Mbitという大容量のDRAMを内蔵している。画像処理に必要な様々な領域をすべてLSI内部に格納でき、外部にメモリを付加することなく、1チップでMPEG-4圧縮・伸張およびグラフィックスとの合成が可能である。さらに、本LSIは、CPUインタフェース、イメージセンサインタフェース、液晶ディスプレイとのデジタル接続により、移動通信端末のディスプレイとのデジタル接続により、移動通信端末の



第3図 MPEG-4マルチコーデックLSIの構成

Fig. 3 Block diagram of MPEG-4 multi-codec LSI.


※1 OCIF, CIF: 画像のサイズを示しており、CIF は352 画案× 288 画系, OCIF は176 画案×144 画素から構成されている。 動画像処理が実現できる。

### 3) 1系統の圧縮・伸張当たり50mWを実現

本LSIでは、各ブロックごとに供給されているクロックを個別に動作・停止できるように、クロックゲーティング技術を適用しており、第4図に示すように、不使用ブロックのクロックを停止することによって電力の浪費を防止した。また、DRAMをオンチップ化することにより、従来のチップ間のI/Oにおける消費電力を削減した。これらの技術の適用により、マルチコーデック時におけるMPEG-4シンプルプロファイルの圧縮・伸張の同時処理で、1系統当たり50mWという低消費電力化を実現することができた。


#### 4) 無線伝送下での画質劣化を低減し、高画質を実現

本LSIでは、無線伝送時に発生したビットエラーを検出し、次の正常データの先頭を素早くサーチする機構を備えており、伝送エラーの伝搬を抑えることができ、第5図に示すように、電波受信状態の悪い環境下においても比較的良好な画質を提供することが可能なエラー回復技術を有している。また、搭載している独自のレート制御技術は、リアルタイム動画像通信において重要な遅延低減を実現しつつ、動き(1秒当たりのコマ数)と画質のパランスを最適に制御することにより、高画質化をはかっている。さらに、圧縮処理により、画像処理の最小単位(8 画素×8 画素)の境界や物体の輪郭部分に発生する



第4図 クロックゲーティング技術 Fig. 4 Clock-gating technologies.

#### エラー回復技術により、エラーの伝搬を防止



第5図 エラー回復技術

Fig. 5 Error image recovery technologies.

#### 第1衷 チップの主要語元

Table 1 Major specifications of LSI. .

品番	MN1959041		
電源電圧	外部2.9V~3.3V,/内部1.8V		
消費電力	50mW(マルチコーデック時におけるシンプルプロファイルの圧縮・伸張処理で		
•	1系統当たりの電力)		
内部動作周波数	54MHz		
プロセス	0.18 µmCMOS DRAM混載プロセス		
パッケージ CSP 239pin (11mm×11mm)			
画像符号化方式	H.263*2/MPEG-4		
画像最大サイズ	CIF (352画案 × 288画案)		
対応モード	圧縮・伸張 : シンブルプロファイル QCIF 15フレーム/砂 1オブジェクト		
• .	伸張のみ : シンブルプロファイル CIF 30フレーム/秒 1オブジェクト		
	または QCJF30フレーム/秒 4オブジェクト		
	コアプロファイル QCIF 15フレーム/秒 4オブジェクト		
マルチコーデック	圧縮: (QCIF 15フレーム/砂 1オブジェクト)×2		
時の最大性能	伸張: (QCIF 15フレーム/秒 1オブジェクト) × 4		
ポスト画像処理	ノイズ除去フィルタ		
その他の機能 ミラー自画像 <sup>63</sup> 、ピクチャインピクチャ* <sup>4</sup> 、グラフィックスオーバレイ <sup>65</sup>			

特有のノイズを独自のノィルタで除去し、更なる高画質 化をはかっている。


### 3.2 チップ諸元

今回開発したLSIは、以上のような特徴を備えており、 第1表にチップの主要諸元をまとめる。また、チップ写 真を第6図に示す。

# 3.3 MPEG-4マルチコーデックLSIの応用技術

ここでは、マルチコーデックとMPEG-4コアプロファイルの応用例を紹介する。まず、第7図にマルチコーデックの応用例を示す。本LSIを用いると、携帯テレビ電話等で、画面に双方の顔を表示しつつ、本体に蓄積した別の映像を同時に再生・表示しながら通話することも可能になる。

また、本LSIはMPEG-4コアプロファイルに対応しており、第8図に示すように、背景動画の上に、ユーザが好



第6図 チップ写真 Fig. 6 Chip micrograph.

む任意形状の動画やキャラクタ等の任意位置への配置・表示なども容易に実現できる。

# 

以上述べてきたように、今回開発したMPEG-4マルチ コーデックLSIは、


- ・マルチコーデックの実現
- · MPEG-4コアプロファイルへの対応
- · DRAM, 各種IFの搭載
- · 低消費電力動作
- ・無線伝送下での高画質の実現

<sup>※2</sup> H.263: ITU-T が1996 年に制定した画像圧縮の国際標準規格であり、既存の電話網などの低速度の通信網からLANなどの高速度の通信網までサポートしている。

<sup>※3</sup> ミラー自画像: イメージセンサで撮影している自画像を 液晶ディスプレイに表示する際に、鏡に映しているよう に画面の左右を反転させる機能。

<sup>※4</sup> ピクチャインピクチャ:対局とTV 電話をする際に、対局 から送られてくる画像の上に、イメージセンサで撮影している自画像を重ねて表示する機能。

<sup>※5</sup> グラフィックスオーバレイ:動画像の上にグラフィックスを重ねて表示する機能。



REST AVAILABLE COPY

第7図 マルチコーデック応用例


Fig. 7 Example of multi-codec system.

という特徴を備え、高性能でかつ低消費電力を実現した。 また、本稿では紹介しなかったが、H.324画像・音声 コーデック処理の実現に向けた取組みも行っている。画 像専用のLSIとしてだけではなく、画像・音声コーデッ クLSIとして、展開の幅を広げるのがこの取組みの狙い である。

今後は、本LSIの製品化を進め、モバイルマルチメデ ィア市場に展開していく予定である。

### 参考文献

1) Nishikawa T., et al.: A 60MHz 240mW mpeg-4 video-phone LSI



第8図 MPEG-4コアプロファイル応用例

Fig. 8 Example of MPEG-4 core profile.

with 16Mb embedded DRAM. ISSCC Digest of Technical Papers,pp.230-231, Feb. (2000).

- 2) Kamemaru T., et al.: Media processor core archiatecture for realtime, bi-directional MPEG4/H.26X codec with 30fr/s for CIF-Proc. of CiCC'00, pp.473-476, May (2000). Video.
- 3) Kurômaru S., et al.: A MPEG4 programmable codec DSP with an embedded pre/post-processing engine. CICC'99,pp.69-72,May (1999).
- 4) Hashimoto T., et al.: A 90mW MPEG4 video codec LSI with the Feb. (2001).